PDN设计之电源完整性 (史密斯).pdf - 第391页

第 10 章 PDN 设计的 实 用 方法 375 构 。 PDN 在 谐 振时 的特 性 也主 要 取决于 它 。 垂 直结 构 的计算 基 础 是 双 杆 近 似 ， 说 明 见 图 10-3 。 PCB £ 通 孔 号 PCBffi I ------ nonn - D 图 10-3 回 路电 感 的 双 杆 近 似 特 性 ， 假 设这 两个 杆在 远端连 接在 一 起 -AA Ar PCB PDN 图 10-2 识 别 片 上去…

100%1 / 453
374
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
分布问题
。
对于简单仿真电路拓扑
，
计算
DC
IR
压降和开关电路存在的电容
ESR
的这两个
电阻
。
估计电阻的
60%
属于
R_
芯片
1
和
40%
属于
R_
芯片
2
。
基于这些假设
，
我们计算两
个电阻
：
R_
芯片
1
=
0.
6
X
.
；
?
5ns
(10-16)
CoDC
和
R_
芯片
2
=
0.
4
X
0-
25ns
(10-17)
CoDC
第
22
行
，
说明
，
泄漏电阻
。
一个重要的阻尼项是在
Vdd
和
Vss
之间的来自泄漏电流的
并联电阻
。
它的形式为
：
Leakage
=
Q
义
(10
-
18)
公式中的
Q
是与硅技术节点
、
阈值电压和芯片上门面积有关的系数
，
它是温度的强函
数
。
通过了解标称
Vdd
轨电压下的漏电流
，
我们可以提取该系数
。
这个
Vdd
电压可以在时钟
处于关闭的静止状态下
，
通过测量电路消耗的静态电流来获得
。
第
23
行
，
结果
，
系数
Q
的值
。
由下式计算
：
。
=昆警
(10-19)
ad
在这个例子中
，
当泄漏电流为
1A,
Vdd
电压为
IV
时
，
计算的默认值为
1
。
第
24
行
，
结果
，
动态泄漏电阻
。
泄漏电流的行为像一个分流电阻
。
可是它不贡献于阻
尼的
DC
电阻
，
而是小信号动态阻抗
。
这是泄漏电流与
Vdd
电压曲线之间的斜率
。
可使用下
式得到动态电阻
：
=
般:
=
3
义
：
x
V
：
=
3
X
/二:义
丁
=
右'
(1
°-
20)
在默认值的情况下
，
作为片上去耦电容两端的分流电阻
，
这个动态阻尼的电阻是
330mH
。
这些项是用于估算在频域和时域内每个阻抗峰的
PDN
指标的
。
10.6
安装电感和电阻参数的抽取
从芯片焊盘到
MLCC
电容器的电感和电阻是与封装和
PCB
结构有关的
，
我们利用几
何形状和材料来估算它
。
结构被分为两类
：
截面性质是圆柱体的垂直型和平面性质的水平
结构
。
垂直结构有通孔
、
球和块
。
水平结构包含电源平面和电源的路径轨迹
。
这些相互连接的元素
，
连接分布式片上去耦电容到印制板面的电源分配和最终连接到
安装在印制板上的
MLCC
电容器
。
图
10-2
所示为每个重要电路元件的电路图
。
我们能基
于几何形状和材料
，
使用几个简单的近似⑵计算这些元件
。
我们使用简单的近似估算
DC
环路电阻
、
由于趋肤效应的
AC
电阻和谐振频率时的回
路电感
。
第
4
章覆盖了这些内容
，
但是为了完整性
，
在这里再次提供
。
在
“
提取
”
表上,
这些近似表达集中在电子数据表格中
。
当然
，
3D
场求解器给出了回路电感和电阻更加精确的数值
。
近似形式给出的数值准确
度在
10%
〜
20%
以内
，
是一个优秀的起始点
。
它们给出了合理的预测
，
并且努力聚焦于结
第
10
章
PDN
设计的实用方法
375
构
。
PDN
在谐振时的特性也主要取决于它
。
垂直结构的计算基础是双杆近似
，
说明见图
10-3
。
PCB
£
通孔号
PCBffi
I
------
nonn
-
D
图
10-3
回路电感的双杆近似特性
，
假
设这两个杆在远端连接在一起
-AAAr
PCB
PDN
图
10-2
识别片上去耦电容器和
MLCC
电容器之
间每个阻性和感性元件的电路图
。
阴影
显示了芯片和封装边界
，
为了参考
，
封
装上的去耦电容器也包括在内
这种结构在单位长度上的回路电感是
：
%
=
%
arCC
°
Sh-1
俵
）
=
争
11
（
威
）
+
J
（
亲
1
）
-
21
）
式中
，
LLen
是单位长度的回路电感
（
pH/mm
）
；
。
是中心-中心的间隔
（
mm
）
；
R
是杆的外
半径
（
mm
）
；
〃
（
）
=
是自由空间的磁导率
=4
五义
10-
4
H/mm
。
我们假设电流是在导体的外表面流动
。
单位长度的
DC
环路电阻是
：
9
9
R
』
=
。
（
截面积
）
=
7r
H
2
—
—
2
）
（
10
~
22
）
式中
，
RLen
是整个环路中单位长度的电阻
；
。
是材料的电导率
，
常常是铜
；
因子
2
是考虑
到串联的两个途径
；
R
是杆的外半径
（
mm
）
；
厂是杆的内半径
（
mm
）
。
376
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
趋肤效应引起内半径随着频率的函数而改变
。
趋肤深度是:
6
=
-
/
]
—
（
10-
23
）
式中
，
8
是趋肤深度
（
mm
）
；
，
是正弦波频率
（
MHz
）
；
管
是自由空间的导磁率
=
4
兀
X
IO
-4
H/mm
；
0
是铜的电导率
（
S/m
）
。
当电流受到趋肤深度的限制时
，
通过电流的截面积减小
。
如果我们假设趋肤深度与导
体的外半径相比是薄的
，
则在频率/时的高频电阻是
：
品出-
=
。
（
截
1
积
）
=
^
（
2^XS5
（
10
-
24
）
为了简化计算
，
我们取
100MHz
作为参考频率
，
例如
，
这时铜的趋肤深度是
6.6ptm,
计算
这个频率时的环路电阻
。
因为趋肤深度正比于频率的平方根
，
所以在任何频率下的电阻为
：
RLen-ac
=
100MHz
（
10-
25
）
r-r-
VlOOMHz
我们感谢的频率是谐振频率
。
利用这些简单的公式
，
我们可计算双杆结构在单位长度上的回路电感和电阻
。
然后事
情就成为它乘上长度
，
计算多对并联来确定垂直
PDN
结构的电感和电阻
。
当多对垂直相互连接线平行走线时
，
对线之间的相互作用会引起环路的互感
。
如果没
有互感的相互作用
，
则刀对平行的总回路电感是
Ltotal
=
—
Lp
a
ir
（
10-
26
）
存在这种可能性
，
即很多对针的一种排列的电感值大于单独对并联组合的电感
。
例
如
，
如果所有针的位置相互靠得很近
，
这种情况就能发生
。
它们的互感会增加每对的
平行回路电感
，
这似乎使每对针的正常回路电感高于单一对的电感
。
当然
，
减小多对针平行组合的方法是按跳棋棋盘排列的
，
Vdd
和
Ks
针交错
。
因为相邻
针的电流方向相反
，
所以互感的作用是减小平行针的总组合电感
。
这似乎使每对针的回路
电感小于单一对的电感
。
在一种类似棋盘的图案中
，
每个
Vdd
的引脚向四个方向
（
北
、
南
、
东和西
）
延伸
，
并
发现用于返回电流的
Vss
引脚
。
类似地
，
每个
Vss
向四个方向延伸
，
并看到用于返回电流的
Vdd
引脚
。
这种方法产生的总回路电感达到最小化
。
以
2X2
方式排列的两对
，
可预期的总电感是小于两对单独引线平行排列的
。
类似
，
具
有
Vdd
和
Vss
针的
4X4
的
8
对
，
以跳棋棋盘格式进行排列
，
比
8
对单独引线平行排列的电
感要小
。
电感的减小量称为跳棋棋盘减小因子
。
提示
在一个针和
4
个最邻近的电流方向相反的针之间的互感
，
降低了平均针对的回
路电感
。
实际针对的回路电感正比于单独针对的回路电感
，
其中系数是跳棋棋
盘减小因子
。
如果邻近针有相同的电流方向
，
则有效针对的回路电感会大于
1
。