PDN设计之电源完整性 (史密斯).pdf - 第380页
364 PD N 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 提 示 在宽 的频率范 围 内 ， 希望 能 满 足 PDN 的目 标 阻 抗 ， 但 在某 些 峰 值 频率 会 超过 此 阻 抗 。 峰 值 影 响 阶跃 响 应 和 谐 振 驱 动响 应 。 有 裕 度 的鲁 棒性 PDN 有所有峰 值 的 Zo ， 它 低于 目 标 阻 抗 。 充分 鲁 棒性 的 PDN 中 所有 的阻 抗峰 值低于 目…
第
10
章
PDN
设计的实用方法
363
的输入设计参数和它们对输出性能参数的影响
。
使用这些信息
，
给一般的设计提供指导方
针
，
这样我们可以知道哪些参数是重要的
，
这些参数如何变化才能满足设计目标
。
基于设
计指导方针和价格及制造限制
，
对每个重要的设计参数选择合理的初始值
。
换句话说
，
自
由地做每一件可能的事
，
合理
、
快速地减小
PDN
噪声
。
2
.使用线性的电子表格作为基础模型
，
优化
PDN
参数
。
快速地重复系统层面性能的
折中
，
以达到第二次通过的设计建议
。
这会花费更长的时间
，
但会使最终设计具有合理鲁
棒性
。
3
.
使用复杂的场求解程序器和时域以及频域电路仿真来修改和进一步优化设计参数
。
更准确的模型包括
，
对最后仿真有较高的自信心和较低的风险
。
与容差限制进行比较以评
估噪声性能
。
与可接受的风险和价格进行比较来评估设计裕度
。
这个设计和分析花费较长
的时间
，
并且更费钱
，
但是它减小了不确定性和风险
。
不管途径如何
，
我们总可选择
PDN
“
过设计
”
从而有效地为保险支付额外费用
，
在预测
结果中
，
它付出额外的努力
，
以补充预测结果的不确定性
。
这可能是因为可知的输入信息太
少
。
若具有完全的初始信息
，
则可以减小不确定性和对昂贵保险的需要
。
提示
总是考虑选择为产品的
“
过设计
”
付出更多
，
并为降低风险买了保险
。
本书自始至终都介绍了很多电源完整性原理
，
以执行和达到设计目标
。
在本章中
，
我
们把它们放在一起
，
总结重要的原理
。
我们介绍线性化电子表格模型以探索设计空间中的
折中
。
最后
，
我们将这个分析方法应用于例子中
，
说明
PDN
设计在合理价格时
，
如何改
善性能
。
10.2
最重要的电源完整性原理总结
首先
，
我们从芯片的观点来看频域的阻抗曲线以评估
PDN
设计
。
可是
，
频域不是事
情的全部
，
时域分析也是很重要的
。
假设
PDN
是线性时不变的且无源
，
则频域和时域分
析提供的信息是相同的
。
PDN
的两个特殊部分不是线性和时不变的
，
在技术上
，
频域分析也是无效的
。
一类是
开关电源
（
SMPS
）
,
其电路拓扑随着时间变化
，
有效输出随负载变化的阻抗
。
另一类是芯
片电路
，
其电容在时间上
，
随着开关动作和电流负载而变化
。
为最准确的仿真
PDN
的这
些部分
，
本质上要瞬态仿真
。
可是
，
频域仿真是如此有价值以致于我们创造性地使用一些适中准确的线性模型来对
付非线性
PDN
部分
，
这样就能评估系统的其余部分
。
SMPS
用几个线性元件来代表
，
我们
能连接恒压源到
PDN
的其余部分
。
负载电流被电容开关电路随着时间消耗掉
，
这样的芯
片行为像一个线性阻尼电阻
，
能够被平均
，
也可用于频域描述
。
在最具侵略性的微代码操作和电源轨上的最大容差电压噪声期间
，
利用流过芯片的最
大时间平均电流
，
我们确定目标阻抗
。
如果我们控制每个地方的
PDN
阻抗都低于目标阻
抗
，
则
PDN
电压将具有充分鲁棒性
，
几乎可以确定它是在电压容差限制之内
。
364
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
提示
在宽的频率范围内
，
希望能满足
PDN
的目标阻抗
，
但在某些峰值频率会超过此
阻抗
。
峰值影响阶跃响应和谐振驱动响应
。
有裕度的鲁棒性
PDN
有所有峰值的
Zo
，
它低于目标阻抗
。
充分鲁棒性的
PDN
中所有的阻抗峰值低于目标阻抗
。
第
9
章详细讨论了这些条件
。
通常
，
PDN
设计的最大挑战是确定基于目标阻抗的合理的瞬时电流
。
可用下面
3
个方
法来估算瞬时电流
：
1
.
从开关门的数量
、
片上负载电容和时钟频率来估计瞬时电流
。
这需要提取功能块的
寄生参数和开关门数量的概念
。
2
.
测量以前产品中电源分支被拉出的电流
，
找到对最大和最小电流的影响
，
估算下个
产品的瞬时电流
。
3
.
若利用仿真或测量获取
PDN
阻抗曲线
，
并用封装感应管脚
，
测量芯片上的电压噪
声
，
那么可不按照已经消耗的瞬时电流来仿真被观察的电压
。
提示
通常
，
最难估计的设计参数是瞬时电流
，
应用每一种可用的方法来估算一个合
理值
。
估算越准确
，
所需的设计裕度越低
，
同样风险水平下的产品成本越低
。
我们常常应用这些过程来预先生产产品
，
以推断和预测下一代产品的性能
。
在获得瞬时电流估算后
，
我们使用它来估算
PDN
的目标阻抗
。
充分鲁棒性
PDN
设计
目标是减小最大峰值阻抗
，
使之低于目标阻抗
。
提示
关注阻抗的凹坑是不恰当的
。
峰才对主要的
PDN
噪声侵犯具有潜在的贡献
。
我们一般描述和模拟
PDN
谐振峰作为电容
（
C
）
、
电感
（
L
）
和一些串联电阻
（
R
）
的并联
组合
，
它们来源于系统的物理结构
。
在频域和时域
，
3
个最重要的确定阻抗峰特性的术语
是峰值频率
、
峰的特性阻抗和谐振
q
因子
。
利用这些基本的指标
，
就能计算峰值阻抗
。
下面的公式计算谐振频率和特性阻抗
：
/res=
----------
不一一二
2/
a
/L
X
C
(10-1)
Zo=J^
（
10-2
）
式中
，
L
是回路电感
；
C
是电容
；
R
是电阻
；
Zo
是峰的
“
特性
”
阻抗
；
fes
是峰的谐振频率
。
正如第
2
章和第
9
章讨论的那样
，
有串联和并联谐振电路
。
有
L
和
C
的电路拓扑决定
了谐振究竟是串联或是并联谐振
。
串联谐振形成阻抗曲线的
“
V
”
或山谷
，
具有的最小阻抗
由
ESR
和等效串联电阻确定
。
并联谐振形成阻抗峰
，
与电路相关的电阻确定峰值高度
。
电阻能与
L
、
C
元件串联或并联
。
虽然不常讨论
，
但定义等效并联电阻是可能的
。
这是一个电阻与纯电感和纯电容并联
第
10
章
PDN
设计的实用方法
365
形成的
。
并联电阻确定阻抗曲线中的并联谐振峰的高度
。
图
10-
1
所示为
3
个具有不同拓扑的
RLC
电路
。
▽
a
）
立
C
串联电路
b
）
网
C
并联电路
，
阻尼电阻与
L
和
。
串联
电
C
并联电路.
阻尼电阻与
4
和
C
并联
图
10-1
串联和并联谐振电路
。
电路
（
a
）
是串联谐振电路
。
电路
（
b
）
和
（
c
）
是两个并联谐振电路,
因为
L
和
C
是并联的
。
电路
（
b
）
中的损耗元件是与谐振电流串联的
，
电路
（
c
）
的损耗
元件是与谐振电压并联的
为了计算每个电路的
q
因子
，
我们要确定损耗元件是与谐振电流串联还是与谐振电压
并联的
。
图
10Tb
、
c
所示的都是并联谐振电路
，
但是图
10Tb
所示的损耗元件与谐振电流
串联
，
图
10-lc
所示的损耗元件与谐振电压并联
。
图
10-la
所示电路是串联
RLC,
具有等效串联电阻
（
ESR
）
的损耗
，
阻抗曲线是山谷形
状
。
电阻项是与谐振电流串联的
，
损耗是尸火
。
在谐振时
，
较高的电阻意味着较大的损耗和
较低的
q
因子
。
q
因子反比于电阻项
。
串联
LC
电路的
q
因子中
R
项与
LC
元件串联
，
它为
：
q
因子
series
=
言一
（
10
-
3
）
K
series
利用
q
因子的下标识别损耗元件与
LC
元件连接的电路拓扑
。
图
10-lb
所示电路是并联电路
，
当从顶部到地进行测量时
，
因为
L
和
C
元件是并联
的
，
所以阻抗曲线有一个峰
。
电阻与谐振电流串联
，
损耗是产
R
。
在谐振时
，
较高的电阻
意味着较高的损耗和较低的
q
因子
。
q
因子是反比于
R
项
。
具有
R
项与
LC
元素串联的并
联
LC
电路的
q
因子是
：
q
因子
series
=
（
10-4
）
K
series
图
10-lc
所示电路也是并联电路
，
因为当从顶部相对于地测量时
，
L
和
C
元素是并联
的
。
但是这时
，
损耗元件是与承载谐振电流的电抗元件并联的
，
也与谐振电压并联
。
损耗
为
K2/R,
电压为电抗元件的端电压
。
在谐振时
，
功率损耗随电阻增加而下降
，
q
因子增
加
。
q
因子正比于电阻
。
q
因子
parallel
=&泮
（
10-5
）
利用
R
、
L
和
C
项
，
可计算并联谐振电路的谐振频率
、
特性阻抗和
q
因子
，
并且基于