PDN设计之电源完整性 (史密斯).pdf - 第256页
240 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 负载 开 关 时 功 率被 消 耗 。 开 关 因子 （ 所有 片 上 电路 每 个周 期 上 的 开 关分 数 ） 不 大 于 15% 就 不 会产 生过 度 的 时 钟 周 期 噪 声 。 电 容密度 和 电 源密度 与 进 一 步 的 工 艺节 点 以 相 同 的速率 增 加 。 对 于 每 一代 技术 节 点 ， 片 上 电 容密度 会 增…
第
8
章
PDN
生态学
239
的能量
，
不管电容器是充电还是放电
。
如果假设栅极在每个时钟边缘开或关
，
那么一个可
比较的负载电容在每个时钟周期内被充电或放电
，
这样每个周期中通过电阻元素的总能量
耗散是存储在负载中能量的
2
倍
。
如果这个能量以时钟频率进行开关
，
则平均功率消耗是:
〈
功率
〉
—
2
X
U
X
Fclock
—
2
X
JCloadV^d
X
Fclock
(8
-
4)
负载电容是
：
Cioad
(
8-5)
V
ad
X
r
clock
CoDC
为
C
odc
=
9
X
Goad
=
9
X
(8-6)
VddX
Fdock
在
Vdd
=
lV,
功率耗散为
1W,
时钟频率为
1GHz
时
，
为保持供电压降低于
10%,
需
要的片上去耦电容器是
：
Me
=
宜最亶
=
n
2
M
g
H
z
=
(8-7)
这表示它是基于芯片的功率耗散来定标的
。
芯片的功率耗散是
10W,
我们可合理地预
计片上电容值为
100nF
量级
。
在高功率芯片中
，
高达
1000nF
也是合理的
。
在芯片设计成熟后
，
利用电路设计和技术节点数据的寄生抽取工具
，
可估算片上去耦
电容的本征参数
。
本征源使用不够大的去耦电容时
，
常常附加额外的面积
，
以加入
MOS
或
MIM
（
金属-绝
缘体-金属
）
结构的去耦电容
。
对于
90nm
的
CMOS
技术
，
典型的电容密度近似为
InF/mm?
。
对于准确的电容抽取和功率-噪声分析工具,
片上去耦电容的容量是高频
PDN
的
重要品质
。
我们能很容易地测量它
，
正如
第
3
章说明的那样
。
使用
VNA
端口探测
这个封装球
，
并测量
S21
。
一般
，
在高频
时把它转换成为
Z21
是测量低阻抗最准确
的方法
。
合适频带内的阻抗可利用
Z=1
/
讪
C
转换成电容
。
片上电容常常是电压的
强函数
。
图
8-4
所示为使用偏置断开和渐
渐加上偏置的方法测量片上去耦电容的
例子
。
当偏置电压断开时
，
在片上去耦电容
中占据统治地位的是无源
Vdd
和
Vss
的电源
金属化栅极和扩散电容
，
其值大约为
芯片面积减小成为强大的动力
O
图&
4
当偏置电压逐渐增加时
，
测量小芯片的片上去耦电容
100nF
o
当芯片上电后
，
片上去耦电容由于
CMOS
的栅极和现在通过
CMOS
栅极的连接产
生的电容而增加⑵
。
在这个例子中
，
总的片上去耦电容大约为
450nF
。
正如我们在第
9
章和第
10
章讨论的那样
，
电源密度和电容密度是密切相关的
。
在容性
240
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
负载开关时功率被消耗
。
开关因子
（
所有片上电路每个周期上的开关分数
）
不大于
15%
就不
会产生过度的时钟周期噪声
。
电容密度和电源密度与进一步的工艺节点以相同的速率增加
。
对于每一代技术节点
，
片上电容密度会增加
1.
2
〜
L
7
倍
。
图
8-5
所示为在过去几个技
术工艺节点中片上电容密度的历史趋势
。
在
21
世纪的第一个十年
，
ODC
密度在每个工艺
节点上看来增加了大约
L
2
倍
，
第二个十年每个工艺节点的增加趋势是
1
・
7
倍
。
正如这里
所表达的
，
我们预期
10nm
节点的FinFET
技术将持续这个趋势
。
现在片上电容的主要问
题是与布线通道有关的
。
图
8-5
片上去耦电容的历史趋势
。
顶部
：
技术节点次数
（
正方格
）
和单位面积上片上电容
（
圆
点
）
的关系图
，
片上电容的刻度是对数刻度
。
底部
：
绘图的数据表格
O
O
O
O
O
O
O
A
4
2
0
8
6
4
2
1
1
1
1
1
1
(
吕
)
崔 沪
生 脚
片上电容密度
1
1
10.0
(
省
)
翻 窗
炖
出
In
—
F
_
_
_
_
_
_
4
・・•
・・•
•
.
.
■
.
・•
f
1
1
_______
.J
•••
1
・・•
r
r
.•x
1
1
1
1
g
1
1・・・/
■
1
1
1
2000
2002
2004
2006
2008
2010
2012
2014
2016
2018
年
■
技术节点
•
测量密度
(nF/mm
2
)
..........
晚坡
早坡
L
____________________________________ _______
.
______________ _________ __ ________ _______ ________ __
J
年
技术节点
测量密度
（
nF/mm
2
）
早坡
晚坡
2002
130
1.1
1.2
2004
90
1.4
1.4
2006
65
1.6
1.7
2008
45
2.1
2.0
1.7
2010
28
2.9
2.4
2.9
2012
20
5.0
4.9
2014
14
8.1
8.4
2016
10
14.2
电容和电源密度趋势包含片上路径电阻在内
。
与片上电容相关联的
ESR
常反比于电
容
。
假设设计者已经最为有效地使用了芯片面积
，
对于相关的技术节点
，
电容密度是常
数
。
片上电容总是存在一些串联电阻
。
随着面积的增加
，
会有更多的电容并联
，
更多的
ESR
并联
，
所以
ESR
反比于电容是讲得通的
。
对于几个技术节点
，
R
和
C
的乘积已经大约为
250ps,
这是合理的
。
芯片设计者已经
发现需要越来越多的金属用于电源路径中
，
以避免随着功率密度的增加
，
承受越来越大的
第
8
章
PDN
生态学
241
电压降
。
随着时钟频率和功率密度的增加
，
为了芯片定时的需要
，
时间常数似乎在下降
。
在任何情况下
，
片上电容
、
功率密度和
ESR
是密切相关的
。
PDN
设计者期望
ESR
和电容的
RC
时间常数近似为
250ps,
随着将来技术节点的出现
，
它有下降的趋势
。
对于大电路板
（
例如
处理器的核心
）
，
事情就是这样的
。
I/O
电路也有一些
RC
时间常数
，
但是它不需要
250ps
。
对
PDN
阻尼而言
，
它具有重要的含义
。
提示
从历史的角度来看
，
片上
ESR
和片上电容存在关联
。
这个组合中有效的
RC
时
间常数大约为
250ps,
知道片上电容就能够估算出
ESR
。
当要估算某个
PDN
的
阻尼和
q
因子时
，
这是很重要的
。
基于
RC
时间常数的经验公式
（
即片上电容和
ESR
之间的关系
）
，
可估算
ESR,
它贡献
于
PDN
阻尼
，
即
ESR
on
-
die
=
*琴弋
（
8-8
）
CoDcLnFJ
例如
，
片上电容是
50nF,
ESR
是
5mO
。
如果片上电容是
200nF,
则
ESR
为
L
2m
。
。
通过测量电容来得到
ESR
是最好的
，
ESR
常常比较难以理解
。
测量常依赖于探测位
置和尺寸
，
以及被测的片上电容的面积
。
对于片上
ESR
的测量
，
最好测量小芯片面积
，
然
后使用
RC
时间常数按比例放大以得到大芯片面积
。
大芯片面积的测量往往是由水平封装
驱动的
，
得到的是芯片线电阻而不是接触面到电容下接触面之间的垂直电阻
。
ESR
和与封装面相垂直的片上电容相串联
，
球状块是谐振电流回路的一部分
，
对阻尼
有贡献
。
对于较大的芯片面积
，
芯片电源总线的水平电阻而不是垂直的
ESR,
限制了片上去耦
电容的半径
341
。
芯片电源总线的水平电阻不应该与垂直的
ESR
电阻混淆
；
它们两个是不
同的
。
水平电阻形成的
RC
时间常数与垂直电阻形成的
RC
时间常数不需要相同
。
水平时
间常数的含义是片上扰动传播到其他芯片电路上有多快
。
正常工作期间
，
小的局部片上电路消耗本地片上电容中实质性的电荷
，
引起局部电压
降
。
附近的片上电容可提供帮助
，
但是这仅在水平
RC
时间常数达到要求后才能发生
。
本
地扰动传播出去并进入其余芯片
，
这是由水平
HC
时间常数来管理的
。
参考图
3-42
的水平
和垂直电阻图和
3.14
节有关测量片上去耦电容的更详细信息
。
对于尺寸只有几平方毫米量级且具有方形纵横比的小裸片松弛时间是几百皮秒
。
松弛
时间是一个时间量
，
它是整个片上电源总线在扰动后松弛到相同电压的时间
。
片上电源总
线长而窄且有大的宽高比
，
松弛时间可大于
1ns
。
这种场合下
PDN
意味着考虑集总参数节
点和其他会产生时间和空间的扰动
。
分析这些场合的唯一方法是使用复杂的
3D
模型
，
它
考虑了
PDN
吸引的局部电流
、
片上去耦电容的精确扰动和片上电源总线的电阻
。
只要假设单一的
C
、
R
和
L,
我们可对片上
PDN
使用简单的集总参数电路模型来处理
系统级的
PDN,
下面说明这个原理
。
对于小电路核心面积
，
片上
PDN
松弛时间仅是时钟
周期的一小部分
。
片上电源总线似乎足够强
，
可保持所有块在一起
。
集总参数电路近似给
出高的准确性
，
因为在时钟周期内
，
局部电源总线完全松弛回到相同的扰动电压
。