PDN设计之电源完整性 (史密斯).pdf - 第427页

第 10 章 PDN 设计的 实 用 方法 411 一个上升 电 流 的瞬 时 SMPS 响 应时 间 常常 不同于下 降电 流 的瞬 时 响 应 。 这违 反了 频 域 分 析 的 很多 假 设 。 为了 VRM 的频 域 仿 真 ， 我 们仍 旧 需要 一些 类 型 的线 性模型 。 我 们不 能 直 接 连 接 理 想 电 压 源 到印制 板 电 容 器上 ， 这 完 全 是 不 现 实 的 。 换 句 话说 ， SMPS 电路 …

100%1 / 453
410
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
(
C
)
归国
ADS
2E-1
-
1E-1-
m_3_peak
F
requency
=
44.46MHz
Mag(imp_ac_com..circuits)
=0.091
Max
m_40caps
Frequency
=
61
.94MHz
Mag(imp_ac_board..circuits)
=
0.074
Max
1E-2
1E5
1E6
1E7
1E8
1E9
频率
(
Hz
)
附加容量分布的印制板电容器改善
PDN
。
原来
10
个印制板电容器增加到
40
个
，
并优化它们
，
使阻抗尽可能平坦
。
第二谐振峰消失
，
Bandini
山的改善主要来自电
容器安装电感的减小
。
若进一步增加电容器的数量
，
则回报很小
，
因为这时印制
板其他部分的电感占据优势
1E-3
1E4
图
10-26
提示
对印制板设计者而言
，
他能做的就是控制印制板
，
但影响不了封装或者芯片
。
一种限制存在以影响
Bandini
山
，
但不影响封装引线电感和片上电容
，
这是因为
Bandini
山的特性阻抗是很高的
。
前面的讨论说明了
PRC
电子数据表的主要价值之一
：
很容易看到几种电感结构的贡
献
。
通过指出每个贡献者的相关重要性
，
引导我们进入改善最大性价比的领域
。
也让我们
知道
，
一旦已达到回报减小点
，
则需要另想其他的改善方法
。
10.
16
三峰
PDN
的改善
：
较好的
SMPS
模型
现在
，
显而易见是已经有两个主要峰
，
一个来自
Bandini
山
，
另一个来自
VRM,
这个
VRM
峰可能不是真实的
。
典型的开关型电源
(SMPS),
也许在
100kHz
时有一个阻抗峰,
但是它没有高的
q
因子
。
当有合适设计和适当补偿后
，
这个峰不高且不尖锐
，
由阻抗曲线
预测困难
。
这时假设反馈环路
，
控制系统和泵电容器能被很好地管理
。
准确的
SMPS
仿真
仅能在时域实现
，
因为电路拓扑随着时间而变化
，
是严重的非线性
。
第
10
章
PDN
设计的实用方法
411
一个上升电流的瞬时
SMPS
响应时间常常不同于下降电流的瞬时响应
。
这违反了频域
分析的很多假设
。
为了
VRM
的频域仿真
，
我们仍旧需要一些类型的线性模型
。
我们不能
直接连接理想电压源到印制板电容器上
，
这完全是不现实的
。
换句话说
，
SMPS
电路模型
必须足够简单
，
在不消耗很多仿真时间和计算机内存的情况下
，
仿真有用的时间刻度
。
好的工作区是合适的电阻器
（
10m
。
）
尽可能地靠近连接
，
并对理想电压源分流至大
容量电容器
，
如图
10-27
所示
。
加入的
R_damp
用于模拟
SMPS
VRM
的阻尼
，
但不是实
际系统的电阻器
。
VRM
电感器仍旧用于控制低频阻抗
。
虚构的
R_damp
简单地设置
VRM
阻抗峰值的限制
。
L
£_brd_vias
L=19pH
/?=0.043mQ
L
£_plane
£=96pH
/?=0.97mQ
L
A_pkgl
£=29
pH
Q0.403m
。
l_Probe
l_bump
I
Probe
l
匚
VRM
〃
^1
£=10nH
r*-i
7?=O.2mQ
IProbe
l_plane
.
]
1
Plan
：
J
__________
Ball
- ------ -------------------
Bump
1
|
<
V_DC
4-SRC1
y
Vdc=Vdd
R
»
7?_damp
>/?=IO
mil
.
j
B3k
^_skin
L
</?^(0.146+0.057)mQ
£_mount_22
房
(1+1
疝)/
6*112
降
IVAR
»
R=(3.892/6)mQ
Caos
caps_40
一
、
强人心
[
JLiT
n_22
g
F=0.001
{t}
开关电容器负载
|
f
一
n_10
H
F=1.001
{t}
1_37
'
y?n00/61nH
甲
n_4p7gF=1.001
{t}
声]
,
Z-(1200/6)pH
n
_2p2jiF=2
{t}
一
1
。
1
]R
=
(4.3/6)mQ
n_lp0jxF=4
{t}
{t}
n_p220gF=10
{t}
n_p100gF=16
{t}
|
C
JL
C_22u
*J*
&
22*6)pF
图
10-27
使用
R_damp
（
10m
。
的虚构阻尼电阻
）
改进了
SMPS
电路模型
。
10nH
的串联电感
用于匹配
VRM
的瞬时响应
，
包括大容量电容器
。
这表明
：
caps_40
是独立电容器
的数量
，
它由
40
个印制板电容器构成
在全瞬时电流下
，
电阻器的电阻值给出预期的
VRM
电压下垂
。
VRM
电感器的大小给
出
VRM
下垂的准确时间常数和合适的
DC
电压降
。
再次声明
，
这个数值不是准确的
，
甚
至不是物理
VRM
模型
，
但是它允许我们进行频域和时域仿真
。
在
VRM
电感器的远端,
利用理想电压源
，
可以设置
PDN
电压
。
使用这个模型进行仿真
，
在低于大容量电容器串
联谐振频率
，
或者时域仿真长于几个微秒时
，
这是不准确的
。
图
10-28
所示为对改进的
VRM
模型加上
40
个印制板电容器的频域仿真
。
低于
1MHz
的阻抗曲线已经改变
，
但是高于
1MHz
时显示稍微有差别
；
这使我们可在频带内和电源完
整性工程师最关心的时间窗口上
，
连续对
PDN
仿真
，
在这个时间窗口上不要被不现实的
SMPS
阻抗峰中断
。
40
个印制板电容器的
Bandini
山峰的
Zpeak
=
74m
。
，
Z°=26m
。
。
q
因子为
74/26
=
2.
85
。
占优势的峰值仍旧是
Bandini
山峰
，
它值得最大的关注
。
412
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
图
10-28
为得到近似的
VRM
行为
，
使用简单模型和
40
个电容器对改善的
VRM
模型仿真
提示
在
MLCC
电容器的回路电感减小到低于封装回路电感时
，
我们在印制板层面进
行的努力很少能影响
Bandini
山
。
10.
17
三峰
PDN
的改善
：
封装上的去耦电容器
降低
Bandini
山有效的方法是附加封装上的去耦
（
OPD
）
电容器
。
这会有效地减小泵
回路电感
，
这个电感与片上电容器
（
ODC
）
发生谐振
，
并且控制
q
因子
。
3
种类型的封装
电容器更加流行
：
•
封装的顶部边缘与芯片和芯片凸点处于同一水平面
•
嵌入电容器
，
位于芯片下面的封装基片中
•
底部电容器
，
位于封装的下面
，
通常替换那里的几个球
如果使用封装电容器
，
为了使其有效
，
封装源要被耗费以钩住低电感连接
。
做到这些
以后
，
合理地减小从系统其余部分看出去的泵回路电感
。
封装电容器最重要的特性是它的
安装回路电感
。
提示
集成在封装
PDN
的封装上的电容器的回路电感是影响其有效性最重要的特性
。