PDN设计之电源完整性 (史密斯).pdf - 第265页
第 8 章 PD N 生 态学 249 F«ie vertical Timebas e Tng g er Display Cu rsors Me as ure Ma th An alys is Utt ibes Help 板 轨 噪 声 100mV 核心 轨道 噪 声 100mV 3c nQpr & 识 008 4?" 1PM lO OmV t t v 320 0mVoW 10 622 » W f f iV M v O…
248
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
当观察封装回路电感时
，
Bandini
山总会涉及片上电容器
，
这是所有
PDN
的特性
。
使
用封装的去耦电容器可使峰值缓和下来
，
这是由于减小了回路电感并且提供了阻尼电阻,
但是与片上电容器和封装回路电感相关联的阻抗峰仍旧存在
。
图
8-10
是
BGA
封装芯片中
测量的阻抗曲线的例子
，
并显示了它的
Bandini
山
。
频率
(Hz)
图
8-10
测量测试芯片得到的阻抗曲线
。
在
33MHz
处显示出
Bandini
山
提示
PDB
生态学中
，
Bandini
山是最重要的特性
，
为得到准确的设计信息
，
它也是最
困难的
，
因为它必须来自半导体供应商
。
一般而言
，
估算
Bandini
山的频率是困难的
，
因为它依赖于片上电容和封装回路电感
有多大
，
这些数值非常依赖具体的芯片和具体的封装选择
。
虽然半导体供应商一般知道其器件的
PDN
参数
，
但它们不愿意给出这个信息
。
激
励阻抗峰值而制造
“
病毒
”
的可能性是存在的
，
写出来的微码迅速切换大量的门
，
在
Bandini
山的频率处调制电源
。
这将驱动最大的
PDN
瞬时电流
，
它带有通过
Bandini
山
峰值阻抗的具有危险的一次谐波
。
大的调制电流通过高阻抗后
，
在电源轨上产生大的
电压噪声
。
提示半导体供应商不愿意揭示其器件的脆弱点
。
确定
Bandini
山是困难和费钱的
。
在图
8-10
中
，
当
Bandini
山的频率为
33MHz
时
，
在片上
PDN
(在
33MHz
处有大幅
值)产生瞬时电流
，
它将流过这个峰值阻抗
，
并在芯片电路中产生大的电压
。
图
8-11
是在
测试芯片中
，
测量具有
33MHz
频率的大瞬时电流的电源电压
。
600mV
的峰-峰噪声电压已
经超过任何合理的噪声预期
。
对如何测量这个电压和在第
10
章启用的
PDN
电路参数
，
我
们提供了细节
。
第
8
章
PDN
生态学
249
F«ie
vertical
Timebase
Tngger
Display
Cursors
Measure
Math
Analysis
Uttibes
Help
板轨噪声
100mV
核心轨道噪声
100mV
3c
nQpr
&识
008
4?"
1PM
lOOmVttv
3200mVoW
10
622
»
WffiVMv
OOmVotheJ
伟初
。
500
mM
也
23300
VMst
10621
kf
CZSHBflOE
i
£
t
3HHZJ
100n5«v
Auto
42
时
100i$
103
期
也如
e
核心逻辑活动
；
一
.
•
•
r
m
，
2
图
8-11
在
Bandini
山频率处最大瞬时电流具有大的一次谐波时
，
在芯片电源轨和印制板上
测量的电压噪声
不幸的是
，
两个占据统治地位且影响
Bandini
山最强烈的特性是片上去耦电容和封装
引线电感
，
对大部分设计者而言它们是不可理解的
，
它们由半导体供应商决定
。
增加片上
去耦电容和降低封装引线电感可大大地减小峰值阻抗
。
图
8-12
是阻抗曲线的一个例子
，
例
子是片上电容
、
封装回路电感和刻度上反比于片上电容的
ESR
的
4
种不同组合
。
图
8-12
片上去耦电容和封装引线电感
4
种组合的阻抗曲线
Bandini
山的阻抗峰值与第
6
章和第
7
章讨论的电源平面腔体的阻抗峰无关
。
这些阻抗
峰值可用电源平面的探针直接来测量
。
Bandini
山的阻抗峰值是用探针在片上电容测量的
，
其困难可想而知
。
为了电源完整性
，
我们关心硅电路端口上
PDN
电压的质量
。
在
Bandini
山峰值频率以
250
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
上
，
片上电容控制片上
PDN
阻抗
。
封装和印制板电感以及片上电容共同形成
Bandini
峰,
并滤除了任何电源腔体谐振
，
它可能在印制板上
。
这是印制板级的信号完整性问题
，
必须
与片上电源完整性问题分开
。
提示
Bandini
山仅有的好处是
：
在规定的频率上
，
它允许把信号完整性问题和电源完
整性问题分开
。
8.
5
估计典型的
Bandini
山频率
已知
Bandini
山的频率是重要的
。
应向半导体供应商索要片上去耦电容和封装
PDN
电
感的信息
，
有时这个信息在
NDA
下发布
。
当片上去耦电容和封装引线电感已知
，
且看向
印制板为理想短路时
，
Bandini
山的频率可简单地给出
：
1
/BandinjGHz]
=
X
，
CoDc[nF
【
X
Lpackage[nH]
(8-22)
例如
，
如果片上电容是
50nF,
封装引线电感为
0.25nH,
则估算的
Bandini
山的频
率为
：
/Bandini
CGHz]
—
—
X
-^=====
=
45MHz
(8-23)
在缺乏好输入时
，
使用
“
现在就有好的答案
”
的一般规则比后来回答更好
。
基于前面研
发的片上去耦电容和封装回路电感的简单模型
，
我们能估算出
Bandini
山频率出现在什么
地方
。
我们也能使用前面描述的
VNA
技术来测量片上去耦电容
。
我们研发的简单估算是
：
C"
X
蟆六和
％
二
X
小
X
Len
⑹
24
）
式中
，
C
odc
是片上电容
（
nF
）
；
〈
功率
〉
是平均功率
（
W
）
；
Vdd
是电源电压
（
V
）
；
Kick
是时钟
频率
（
GHz
）
；
Lloop
是回路电感
（
nH
）
；
Imax_pair
是电源-地对的最大负载电流
（
A
）
；
Lpelen
是
电源和地引线对单位长度的回路电感
（
pH/in
）
,
大约为
20nH/in
；
Len
是总长度
（
in
）
。
用峰值阻抗频率把它们组合在一起
，
Bandini
山频率为
：
f
Bandini
_____________________
159MHz
/
Vdd
X
<max_pair
「
『
'
〈
功率
〉
一
V-<W>
-
X
LpeHen
X
Len
X
9
X
乂
鼻泡
=
53MHz
X
」
「
巴
z
］
二
（
8-25
）
V
/max
_
pair
X
-Lper-len
X
I^enLinJ
明显可看出
，
平均功率是平衡的
。
功率耗散越高
，
片上电容应该越大
。
但是
，
功率耗
散越高
，
等效回路电感应该越低
，
这是因为需要更多的并联引线处理大的电流
。
因为
Bandini
山的频率与
C
和
L
的乘积有关
，
所以平均功率的影响消失
。
使用这个简单关系
，
我们探索一些典型的例子来估算
Bandini
山的频率范围
。
在低频端
，
我们设想
QFP
封装器件工作在
250MHz
处
，
预期
Bandini
山的频率可根据