PDN设计之电源完整性 (史密斯).pdf - 第316页
300 PD N 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 ESL 值一 般 低于典 型 的 MLCC 电 容 器 ， 因 为 有多 个 电 源 和 地 的 并 联 。 这 是好 的特 性 , 因 为 它有 助于减 小 其他 MLCC 电 容 器 的 并 联电 感 。 片 上 ESR 值 常 低于 MLCC 的 。 例 如 ， 一个 50nF 的片 上 电 容 ESR 值可 能 为 0.25/50 = 5…
第
8
章
PDN
生态学
299
图
8-59
使用
10
个受控
ESR
电容器对阻抗曲线
的影响
图
8
-
60
有和没有受控
ESROPD
电容器的阻抗
曲线的比较
另外的方法是使用
FDTIM
来优化传统的
MLCC
电容器的容量
，
以满足目标阻抗
。
8.
20
节有关于
FDTIM
的要点大纲
。
选择
了
43
个电容器
，
这稍微多于前面估算的
32
个
。
图
8-61
所示为对于完整的
PDN
系
统
，
从芯片焊盘看到的阻抗曲线
，
它包含
10
个受控
ESR
电容器和使用
FDTIM
算法
选择的
43
个
MLCC
印制板级的电容器
。
这个例子说明了封装中使用受控
ESR
电容器的数值
，
从中可以看出使用少数的
元件就可得到更具鲁棒性的
PDN
和更平坦
的阻抗曲线
。
加入更为昂贵的受控
ESR
电
容器会使真实的封装费用增加
。
可是
，
这
降低了不选择优化印制板电容器分布的风
险
。
OPD
受控
ESR
电容器能戏剧性地降
低印制板上的
MLCC
电容器的责任
。
图
8-61
对于相同芯片和封装
，
从芯片焊盘看到的
阻抗曲线
，
它分为两种情况
：
一种使用受
控
ESROPD
电容器
，
另一种使用传统的
印制板
MLCC
电容器
提示
使用受控
ESR
电容器作为
OPD
减小了对印制板上的
MLCC
电容器的要求
。
这
是减小重大风险的步骤
。
由于这个理由
，
很多大的
FPGA
处理器和
ASIC
封装
使用受控
ESR
OPD
电容器
。
8.24
高级主题
：
同一供电电路上多个芯片的影响
至此
，
我们考虑的是电源轨传递清洁电源给一个芯片的情况
。
在很多产品中
，
多个芯片
共享印制板上的同一个电源
。
在这种情况下
，
其他芯片的作用就像印制板上的去耦电容器
。
从一个芯片焊盘的视角看入
PDN,
其他芯片看上去就像印制板面的去耦电容器
，
犹如
MLCC
电容器
。
差别在于元件值与传统的
MLCC
电容器不一样
。
300
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
ESL
值一般低于典型的
MLCC
电容器
，
因为有多个电源和地的并联
。
这是好的特性,
因为它有助于减小其他
MLCC
电容器的并联电感
。
片上
ESR
值常低于
MLCC
的
。
例如
，
一个
50nF
的片上电容
ESR
值可能为
0.25/50
=
5m
。
，
而
50nF
的
MLCC
的
ESR
大约为
：
ESR[
。
]
=
温
。
.
43
=
舒
=
37m
。
（
8-
118
）
一般这不是好的指标
，
因为它对于
Bandini
山不贡献任何阻尼
，
可能短路了已经存在
的阻尼
。
电容的量级一般是从
50
〜
500nF,
其范围类似于
MLCC
电容器
。
在
PDN
中
，
影响其他芯片的度量是片上电容和封装引线电感的自谐振频率
，
正如从
印制板边看人的封装
。
我们推导
SRF
为
：
yLpk
g
[nH]
X
Cdie[nF]
当印制板上的两个芯片相同时
，
从印制板看到的芯片的
SRF
与
Bandini
山频率相同
。
当封装引线电感的典型值为
0.
25nH
和片上电容为
50nF
时
，
SRF
的量级为
：
r
159MHz
159MHz
4c
口
（
。
i
/
srf
=
,
L
r
L~~IT
=
,
-
=
45MHz
（
8-120
）
，
Lpkg[nH1
义
Cdie[nF]
，
0,
25
X
50
在其他芯片的
Bandini
山附近
，
印制板上不同封装芯片的
SRF
是作为电容器的
SRF
值
出现的
。
一
其他芯片的存在对系统有不同的影响
，
其中印制板面的元件不贡献阻尼
，
印制板面的
元件提供阻尼
。
当在印制板上存在很多未被优化的
MLCC
电容器时
，
从芯片焊盘看到的
PDN
阻抗
，
有近似
短路的
Bandini
山阻抗
。
MLCC
电容器仅减小了印制板面的
PDN
电感
，
产生短路的
Bandini
山
轮廓
。
靠近这个频率的其他带有
SRF
的低损耗电容器的影响是稍微减小了
Bandini
山
。
提示没有优化性能的意图
，
对于印制板上存在的其他芯片
，
一般的影响是稍微降低
Bandini
山
。
这意味着
：
如果
MLCC
电容器的容量没有被优化的话
，
印制板上有
更多的芯片共享同一个电源
，
这可能降低峰值阻抗
。
图
8-62
所示为这种行为的一个例子
。
印制板上有两个相同的芯片
，
一个对于另一个的
作用为去耦电容器
。
因为它们有相同的谐振频率
，
所以一个分裂出另一个
Bandini
山
。
印
制板上还有
13
个其他的
IO
r
F
电容器
，
每个的
ESL
为
0.
5nH
o
一般情况下
，
印制板上不同芯片的谐振频率是不相同的
。
这意味着
：
印制板上其他芯
片的影响是针对频率的
，
除了
Bandini
山外
。
图
8-63
所示为一个阻抗曲线的例子
，
它包含
印制板上有和没有多个且不相同的芯片的情况
。
它降低
Bandini
山峰值高度的影响非常小
。
提示
印制板上其他芯片的影响是稍微降低
Bandini
山和其他频率附近的小谐振
。
第
8
章
PDN
生态学
301
1E1
!
1E-2-
1
-
1E7
1E8
频率
(
Hz)
1E9
1E6
1E-3
一一
1E6
1E7
1E8
1E9
频率
(Hz)
图
8-62
从一个芯片焊盘看到的阻抗曲线
，
印
制板上有
13
个
IO
r
F
的
MLCC
电容
器
，
它分为印制板上有和没有另一个
芯片两种情况
图
8-
63
印制板上有
13
个相同的
MLCC
电容
器
，
分为有和没有多个且不相同芯片
的情况
当我们选择
MLCC
电容器容量
，
以提供平
坦的阻抗时
，
它们对
Bandini
山贡献阻尼
，
降低了固有的阻抗峰值
。
当我们在印制板
上加入芯片后
，
它们有典型的较低的
ESR
和较低的
ESL,
其作用是短路一些阻尼电
阻
，
以引起
Bandini
山峰生长
。
图
8-
64
所
示为优化
MLCC
电容器分布的例子
，
这些
电容器具有相同的附加芯片
，
以及共享电
源轨
。
图
8-64
具有优化的
MLCC
电容器的相同印制板的
阻抗曲线
，
这些电容器对
Bandini
山贡献
阻尼
。
印制板加入的几个芯片短路了阻尼
电阻
，
增加了
Bandini
山峰值阻抗
提示
加入共享电源的芯片可能使差的
PDN
稍微变好些
，
虽然它可使
PDN
的鲁棒性稍微差些
。
8.25
总结
1
.
PDN
系统由所有从芯片焊盘到
VRM
焊盘的相互连接线组成
。
PDN
上的每一个元
件都对阻抗曲线有贡献
，
在一定的频率范围内
，
某些元件的性能占统治地位
。
2
.
在最高频率处
，
片上去耦电容器提供最高频率的低阻抗
。
3
.
PDN
的最重要特性是峰值阻抗
。
它们常是由于电容器和电感器的并联组合引起的
。
4
.
最重要的并联谐振是由片上去耦电容和封装引线电感之间产生的
。
我们给出这个峰
以特定的名字
，
Bandini
山
。
5
.
Bandini
山的两个最重要的指标是特性阻抗和峰值频率
。
特性阻抗设置了
PDN
的可
能最低的峰值阻抗
。
峰值频率最为一般的范围是从
10
〜
100MHz
。