PDN设计之电源完整性 (史密斯).pdf - 第321页
第 9 章瞬 时 电 流 和 PDN 电 压噪 声 305 7 7 V tole ran ce ,P DN < -r -- -- -- -- ； — I tr ansie nt Vdd X 容差 [ tran sien t (9-4) 例 如 ， 对 于 IV 的 PDN, 如果它 可 提 供 最差 1A 且具 有宽 频 带 分 量的瞬 时 电 流 ， 有 5% 的电 压 容差 (即 50mV), 则 目 标 阻 抗 为 ： Vd…
304
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
这些假设不是总能得到满足的
，
特别是在
VRM
和芯片的动态负载中
。
这两个特性结
果会使阻抗曲线
（
特别是阻尼品质
）
，
随着微码在芯片中执行
，
并随着时间而改变
。
正如本
章和第
10
章说明的那样
，
瞬态仿真结果能与在正确假设下基于时不变分析给出的结果有很
好的匹配
。
尤其
，
我们要分析
3
个规定的瞬时电流波形的电压响应
。
每一个瞬时电流波形都对
PDN
频域描述的不同特性敏感
，
这影响了电压响应
。
基于这些行为
，
我们能对
PDN
阻抗
曲线的性能要求进行一些概括
。
这
3
个规定的瞬时电流波形是
：
•
单时钟脉冲
、
脉冲响应
•
阶跃电流响应
•
谐振响应
在每种情况中
，
瞬时电流波形的特性与
PDN
阻抗曲线特性相互作用
，
以产生特别的
电压响应
。
知道任何两个便允许我们估计第三个
。
提示
3
个重要的术语是
：
瞬时电流波形
、
阻抗曲线和电压响应
。
如果知道任何两个瞬
时电流波形的特性
，
你能推出第三个
。
我们能利用这种有价值的观点
，
一代一
代地增加
PDN
设计知识
。
我们能应用和扩展任何关于
PDN
特性和负载电流的信息
，
从一代产品到下一代产品
中学习到知识
。
这些又常是
PDN
设计的起始点
。
本章
，
我们探索来自瞬时电流且影响电压响应的设计特性
。
几个规定情况下的瞬时电
流波形激励容易理解的电压响应
。
这些能使我们解释
PDN
阻抗曲线
（
包括与规定电流模型
的相互作用
）
，
以产生电压响应
。
在它的简单结构中
，
PDN
阻抗曲线是由两个行为组成
：
平坦区域和峰值
。
平坦区域的
阻抗曲线相对频率是常数
。
每个峰依据谐振频率
、
特性阻抗和
g
因子来描述
。
瞬时电流波
形与这两个区域有不同的相互作用
。
分析每个瞬时电流波形的平坦区域和峰的电压响应
，
我们能设置
PDN
阻抗曲线中可
接受特性的极限
。
首先考虑平坦阻抗曲线和具有宽频谱的瞬时电流
。
9.2
平坦阻抗曲线
、
瞬时电流和目标阻抗
如果
PDN
阻抗曲线随着频率是平坦的
，
即它的行为像电阻器
，
那么这个电压噪声对
任何瞬时电流的响应
，
直接与平坦阻抗值有关
，
noise
transient
X
ZpDN
（
9
-
1
）
PDN
的设计目标是保持
PDN
电压噪声低于某个容差噪声限制
，
关系为
：
Vtolerance
=
Vdd
X
容差
（
9-2
）
电压噪声限制的定义为
：
V
noise
=
/transient
X
ZpDN
V%jdX
容差
（
9-3
）
若要实现这个电压噪声限制
，
则需要平坦阻抗低于一个定义为目标阻抗的值口力
：
第
9
章瞬时电流和
PDN
电压噪声
305
7
7
V
tolerance
,PDN
<
-r
--------
；
—
I
transient
Vdd
X
容差
[
transient
(9-4)
例如
，
对于
IV
的
PDN,
如果它可提供最差
1A
且具有宽频带分量的瞬时电流
，
有
5%
的电压容差(即
50mV),
则目标阻抗为
：
Vdd
X
容差
_
1VX5%
/transient
1A
=
50m
。
(9-5)
提示
目标阻抗是起始点对
PDN
在平坦区域定义的限制
，
它基于最差情况下的瞬时
电流
。
为了计算
PDN
平坦区域的目标阻抗
，
我们需要估算最差瞬时电流负载
。
从芯片拉出来的核心
PDN
电流的起始模型会从最小值和最大值之间进行瞬时改变
。
图
9-1
所示为具有瞬时改变的简单核心电流的例子
。
图
9-1
瞬时电流的简单例子
，
显示为跟随峰值或者最大电流流出的静态电流
。
这两个的差
就是瞬时电流
瞬时电流就是芯片在任何可能的工作情况下拉出的最大电流变化
。
这通常发生在芯片
从空闲状态转到重逻辑转移负载的工作情况下
。
这种情况的瞬时电流就是这两种限制的差:
/transient
'
==
'
】
max
/min
(9
-
6)
对于典型的具有时钟频率的情况
，
最小电流是由于静态工作加上泄漏电流和可能由时
钟以及扰动电路产生的
。
峰值电流或最大电流是从
PDN
中拉出来的最大电流
。
9.3
使用平坦阻抗曲线
，
估计计算目标阻抗的瞬时电流
确定目标阻抗的真正的挑战是在给出瞬时电流的具体数值
。
这个信息很少是由半导体
供应商提供的
，
因为它常常依赖于工作的微码和特定的应用
。
常使用的一个术语是轨道最大拉出电流
。
这是决定
VRM
指标的基础
。
如果已知最大
电流
，
那么任务就变为决定多大的最大电流实际上可改变瞬时电流
。
一种极端情况
，
器件的空闲电流非常低
，
它会突然开启拉出最大电流
。
在这种情况
下
，
最大电流就是瞬时电流
。
306
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
另外一种极端情况
，
器件总是运行相同的代码
，
拉出的电流总是为相同的恒定电流,
这种情况的瞬时电流为零
，
除了起始的时候
。
若没有任何具体的关于器件工作的知识
，
我们仍旧能通过一些估算来限定这个问题
。
在典型的
FPGA
和大的门计数芯片中
，
在最小电流
、
稳态电流和最大额定电流之间的差是
50%
。
它在很大程度上依赖芯片功率节省技术的一致性
。
20
年前
，
一些处理器芯片在空闲
时消耗
90%
的功率
。
芯片消耗功率不占很大比例还是不远的日子前
。
在移动工业中
，
很多
芯片在几个微秒或更少的时间内
，
瞬时电流可从最大电流的
1%
上升到
100%
。
在没有其他
任何信息的情况下
，
最大电流的
50%
是瞬时电流
，
这是好的估算
。
/transient
0.
5
*
1max
（
9
一
7
）
当为
PDN
的平坦部分确立设计指标时
，
作为起始点
，
我们使用这个值来估算目标
阻抗
。
提示虽然你应该常向半导体供应商索要器件在最差情况下的瞬时电流值
，
但你很少
会得到真实的回答
，
必须经常依靠估算
。
这意味着
：
瞬时电流和由此而来的目标阻抗的计算存在固有的不确定性
。
提示
你总是通过假设有低的目标阻抗和为
PDN
付出更多
，
来为减小风险
“
买保险
”
。
你的知识才是较好的保险
。
9.4
通过电路芯片的实际
PDN
电流曲线
最简单地
，
可用一些有调制的恒流源来模拟流过芯片
PDN
轨的电流行为
。
这是关于
芯片行为的好的一阶模型
，
它允许我们很快仿真一些重要特性和为鲁棒性
PDN
设计指导
方针
。
可是
，
这不是
PDN
拉出的电流的实际行为
。
在本节
，
我们介绍关于片上
PDN
电流拉出更复杂的模型
，
它可用于产生一组标准的
开关波形
，
以测试
PDN
特性
。
提示
使用开关电流模型
，
我们找到了更加接近实际的情况
，
以用于测试鲁棒性
PDN
的极限
。
一般情况下
，
模拟流过芯片核的电流是复杂的
。
它依赖于每个门被拉出的精确电流,
每个门都与定时微码运作有关
，
微码决定了核心区域中有多少门动作
。
共享同一电源和地
的电路具有金属化的共同阻抗
，
它分配电源到片上门的核
。
抽取具有核的晶体管级模型和互连接线的寄生参数
，
其中这些线分配电流到门的核,
仿真具体电流是可能的
，
这个电流通过每个
Vdd
和
Xs
连接到核的门
。
甚至可能对具体的微
码运作器件仿真
PDN
电流
。
这是复杂的过程
，
需要详细的门模型和互连接线的模型
，
以
及软件
。
做到这些后
，
我们可得到一个具体模型系统和码的解
，
但不能保证其他微码的性