PDN设计之电源完整性 (史密斯).pdf - 第238页
222 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 扩散 电 感 以及 腔 体 电 容有 关 的 并 联谐 振 。 再 次强 调 ， 降 低 峰 值 阻 抗 的高 度 要 减 小 电 容 器 的 安 装电 感 和 平 面电 容 的 扩散 电 感 。 下一 节的 内 容 也 是 降 低 峰 值 高 度 。 7.9 扩散 电 感 和 电 容 器 的 安 装电 感 加入 完 全 相 同 的电 容 器于 腔…
第
7
章
信号返回平面改变时
，
信号完整性的探讨
221
对要低些
。
其频率分量靠近并联谐振频率的腔体电流
（
这个例子中为
89MHz
）
,
看起来有非
常高的阻抗
，
能产生许多的电压噪声
。
例如
，
6mA
、
0.
4ns
上升时间的信号流过信号通孔
，
这个通孔在两个腔体平面具有回
路电流
。
这个回路电流激励
1GHz
以下的所有峰值频率
，
这阶跃信号仅激励
1GHz
以下的
阻抗峰
，
在这样的情况下
，
它为
89MHz
的那个峰
。
我们预期可在
89MHz
处看到腔体电压
噪声的振铃
，
它随着这个并联峰值阻抗的
q
因子而衰减
。
89MHz
的时钟信号将强烈地驱动
89MHz
的腔体谐振
，
甚至在腔体中产生更高的电
压
。
由于这个频率低于腔体模态共振频率
，
所以整个腔体一起弹跳
，
噪声在腔体的每一个
地方都是相同的
。
其他的通孔通过腔体的任何地方都看到了作为串扰或噪声的相同的电压
噪声
。
图
7-16
所示为腔体的两个平面
，
在两个对应的点上仿真得到的电压噪声
。
仿真结果为
两种情况
：
0.
4ns
的阶跃信号和
89MHz
、
6mA
的方波电流流过腔体
。
几个周期后腔体中建
立的电压噪声的峰-峰值几乎达到
90mV
。
这个图也指出
：
对于腔体的两个平面
，
在两个独
立的位置进行测量
，
它们没有差别
。
图
7-16
6mA
阶跃电流通过腔体
，
并且时钟信号是
89MHz
时
，
在腔体两个平面之间感应的
电压噪声
，
腔体中的噪声峰-峰值大到
90mV
o
使用
Mentor
Graphics
HyperLynx
PI
进行仿真
提示
这是建议
：
抑制由瞬时电流感应的噪声最为重要的设计原则是减小在腔体任何
地方看过去的腔体峰值阻抗
，
这个峰值阻抗产生作为噪声和串扰出现的大电压
。
电容器的容量对峰值阻抗无任何作用
。
必须做的一件事是处置与电容器的安装电感和
222
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
扩散电感以及腔体电容有关的并联谐振
。
再次强调
，
降低峰值阻抗的高度要减小电容器的
安装电感和平面电容的扩散电感
。
下一节的内容也是降低峰值高度
。
7.9
扩散电感和电容器的安装电感
加入完全相同的电容器于腔体
，
并联谐振峰的频率依赖于电容器的有效电感和腔体电
容
。
这些项为
：
腔体电容为
：
Qvity
=/Dk
亲
（
7-43
）
并联谐振频率为
：
21
.Leaps
Cavity
"
J
（
｝
（
ESL
+
I^pread
）
）
X
Dk
亲
式中
，
4aps
是所有电容器并联后的有效电感
；
〃是并联电容器的数量
；
ESL
是每个电容器
的安装电感
；
Lspgd
是腔体的扩散电感
，
与单位面积上的片状电感相似
；
Cavity
是腔体电容;
即是自由空间的介电常数
，
0.
225pF/in
；
Dk
是填充腔体的介质材料的介电常数
；
A
是制
造腔体的平面的重叠面积
；
九是制造腔体的平面之间的介质厚度
。
这些是影响并联谐振频率的重要术语
。
如果并联谐振频率被推到信号带宽的上面
，
则
在电流的频率分量处
，
腔体阻抗为感性
。
我们可以利用有效电感估计腔体的回路弹跳
、
开
关回路电流的总
d
〃
d£
。
基于最大允许的回路弹跳感应腔体噪声
，
我们可估计需要多少个
电容器
。
可参看
7.
7
节的分析
。
式
（
7
-
42
）
和式
（
7-43
）
指出了在不恶化阻抗曲线其他方面的情况下
，
并联谐振频率被推
向更高的最为重要的设计指导方针
。
•
使每个安装电容器具有低的
ESL
•
使用多个电容器并联
•
使用能达到的低电容
、
小尺寸腔体
减小每个安装电容器的
ESL,
使用薄介质
，
以减小腔体的扩散电感
，
这对降低并联谐
振峰值阻抗和推向较高的频率是很重要的
。
即使腔体中薄介质增加了腔体电容
，
但较低的
扩散电感和模态共振的阻尼等优点比高电容更有价值
。
提示
尽可能地降低电容器的安装电感
，
这会使并联谐振频率增高
，
减小在腔体中产
生回路弹跳噪声的电感和降低峰值阻抗
。
究竟使用较大还是较小的腔体是一种折中
。
较大的腔体有更大的电容
，
结果是有较低
的并联谐振峰值阻抗高度
，
但是它也有较低的并联谐振峰值频率和较低的腔体模态频率
。
较小的腔体具有较高的并联谐振频率
，
但是也有较高的并联谐振峰峰值阻抗
。
第
7
章
信号返回平面改变时
，
信号完整性的探讨
223
一般而言
，
腔体的尺寸是没有选择的
。
较小的产品中
，
腔体尺寸也是小的
，
较大的产
品中
，
某个平面覆盖整个印制板
，
其他平面则作为局部的
“
电源块
”
。
由于腔体中载有回路
电流的平面应该是连续的
，
所以回路电流不会穿过平面边界
，
否则会引入额外的开关噪声
。
在遵循这些设计指导方针后
，
减小峰值高度的最后因素是阻尼
，
下节将讨论这个问题
。
7.
10
使用阻尼来遏制由一些电容器产生的并联谐振峰
降低并联谐振峰值阻抗高度最有效的方法之一是降低电路的
q
因子
，
这意味着附加某
种类型的阻尼电阻
。
在由电容器构成的电路中
，
电阻来自个体电容器的等效串联电阻
（
ESR
）
。
介质损耗和
导体损耗也贡献于
MLCC
电容器的阻尼和
ESR,
但是以导体损耗为主
。
对
ESR
最起作用
的是从电容器的边缘端到导体平面传播的电阻
。
使用较高数值的电容器
，
更多的平行板重叠在一起
，
ESR
下降
，
这是因为有更多的并
联途径
。
在同样的体积
、
尺寸下
，
较大容量的电容器有较低的
ESR
。
典型的
0402
陶瓷多层片上电容器
（
MLCC
）
的
ESR,
正如第
5
章描述的那样
，
近似为
：
ESR
=
0.
20
。
(C[
nF]
>
43
式中
C
的单位是
nF
。
例如
，
一个
100nF
的电容器的
ESR
为
：
F
ep
_
0.
20
。
一
（
C[nF]
）
°-
43
而一个
IO
r
F
的电容器的
ESR
为
：
0.
20
。
oo
八
五而尹
二
28mQ
ESR
=
0.
20
。
0.
200
(CEnF])
0
-
43
(10
000)0-
43
=
3.
8m
。
当有〃个电容器并联时
，
有效的
ESR
下降为:
ESR
caps
=
J
ESR
(7-45)
(7-46)
(7-47)
(7-48)
当仅有的损耗来自电容器
，
且腔体是无损耗的
，
则并联谐振电路的
g
因子为:
Q
因子
cap-cavity
NZ
ESR
~
(
ESR
cap
+
Lspread)
^cavity
(7-49)
并联谐振的峰值阻抗近似为:
Zpeak
=
q
因子
cap-cavity
X
Z
=
益代
[(ESRcap
+
Lspread)
^cavity
]
*
(
ESRcap
+
spread
)
ESR
C~T
X
(7-50)
这个关系指出了两个重要的情况
：
•
扩散电感小于电容器的安装电感
•
扩散电感与电容器的安装电感相当
当扩散电感远远小于与之并联的电容器的安装电感时
，
这属于腔体透明的情况
，
峰值