PDN设计之电源完整性 (史密斯).pdf - 第253页
第 8 章 PDN 生 态学 237 当影 响一个 频率范 围 的 元 素 与 影 响 相邻频率范 围 的 元 素相 互作 用 时 ， 阻 抗曲 线 中出 现 峰 值 。 下一 节简要 地探 索这 些区 域 中 每 一个 机 制 ， 以及 对 减 小峰 值 阻 抗提 供 设计 指导方 针 。 8.2 高频端 ： 芯片 去 耦电 容 在 高频 带 ， PDN 中 最 重要的 构成 和 影 响 片 上 电 源 轨阻 抗 的 因 素 是 片 …
236
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
1
j
100m
-
国
10m
工
1
m
二
VRM
大容量电容器陶瓷电容器
Ik
10k
100k
lx
lOx
lOOx
1g
频率
（
对数
）
（
Hz
）
图
8-1
顶部
：
PDN
生态学的特性
。
底部
：
从芯片焊盘看过去的阻抗曲线
PDN
最重要的特性是峰值阻抗
，
它是由特征边界的相互作用产生的
。
如果注意力放在
特定的区域
（
例如
VRM
或者
MLCC
电容器
）
产生的
PDN
系统不能被优化
。
提示
优化
PDN
元素效率最低的方法就是单独考虑每一个元素
。
PDN
中的现实问题是
由以上
6
个元素相互作用产生的
。
我们必须优化整个
PDN
生态学
，
而不是每个
素
O
把整个
PDN
系统作为一个元素的生态学来考虑
，
那里有元素之间的相互作用
，
如何
发挥每一个元素的作用
，
这是最重要的
。
例如
，
片上电容和封装
PDN
的相互作用产生最
大的峰值阻抗
。
VRM
和不同的大容量电容器相互作用影响供电的稳定性
。
在这个上下文
中
，
我们把
VRM
分成两个部分
：
调整模块
，
它包括控制电路
、
感应器和其他有源电路;
大体积去耦电容器
。
电源
、
地平面
，
以及带有封装
PDN
的
MLCC
电容器和片上电容器之
间的相互作用会产生或者破坏
PDN
其他的鲁棒性
。
也有通俗的文献常常聚焦于
MLCC
的选择而不考虑系统的其余部分
，
这意味着选择电
容器容量的设计指导方针是无意义的
。
提示影响
PDN
性能最重要的特性是阻抗峰值
，
PDN
中元素之间的相互作用强烈地影
响它
。
这就是整体
PDN
生态学是最重要的原因
。
第
8
章
PDN
生态学
237
当影响一个频率范围的元素与影响相邻频率范围的元素相互作用时
，
阻抗曲线中出现
峰值
。
下一节简要地探索这些区域中每一个机制
，
以及对减小峰值阻抗提供设计指导方针
。
8.2
高频端
：
芯片去耦电容
在高频带
，
PDN
中最重要的构成和影响片上电源轨阻抗的因素是片上去耦电容器
（
ODC
）
和它附加的电阻
。
这形成了
5
个元素的组合卬
，
如图
8-2
所示
。
•
片上电源/地金属化栅网
；
•
在典型的
CMOS
电路中晶体管
p
和
n
之间集中在一起的分布栅极电容
；
•
被导通晶体管驱动的片上信号负载电容
；
•
硅扩散结电容
；
•
另外有意附加的去耦电容
。
图
8-2
片上去耦电容器的
5
个来源
。
1
）
金属化
，
2
）
栅极
，
3
）
负载
，
4
）
扩散结
，
5
）
额外附加的电容
4
F
L
J
M
T
o
J
H
L
J
-
-
在最高频率处
，
片上去耦电容器为提供低的
PDN
阻抗
，
发挥了非常重要的作用
。
在吉赫兹
范围内
，
为提供低阻抗和保持电源轨上的电压噪声低于可接受的水平
，
片上去耦电容器是唯一
起作用的元素
。
如果片上去耦电容器不够大
，
则系统的其余部分进行任何补偿都不起作用
。
提示
片上去耦电容器在最高频率处确立低阻抗
。
没有足够的片上去耦电容器会失败,
这时系统的其余部分做任何事情都是没有用的
。
没有足够的片上去耦电容器
，
在印制板上做任何事情都是没有用的
。
考虑
PDN
的鲁
棒性和价格效应
，
知道片上电容器的容量
，
这对设计过程来说是重要的输入信息
。
不幸的
238
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
是
，
从半导体供应商处得到这些参数是困难的
。
当我们不能从芯片供应商得到片上电容器的容量时
，
重要的是要知道
，
我们能逆向处
理
，
粗略地估计
。
必须假设
：
半导体供应商设计的片上电容器是最小可接受的容量
。
提示
在
PDN
生态学中
，
片上去耦电容器是关键的设计参数
，
总是希望半导体供应商
能提供这个数值
。
当得不到实际的数值时
，
我们可基于一些简单假设来估算一
个合理的最小数值
。
使用时域方法可估计片上电容器
。
瞬时电流从所有非开关电容上流过
，
对开关
（
负载
电容
）
电容充电
，
如图
8-3
所示
。
我们能估算片上去耦电容器需要的最小容量
，
结果是当负
载电容器被开关时
，
Vdd
的压降小于每个时钟周期的
10%
。
这被称为时钟边缘噪声
，
进一
步的讨论见第
9
章和第
10
章
。
图
8-3
带有栅极和内部连线的片上去耦电容器
（
阴影区域外部
）
的电路
，
它在每个周期对开
关电容负载
（
阴影区域内部
）
提供充放电
在这个简单电路中
，
利用电荷存储和
9=
。
忆估算
Vdd
的电压降
。
Vddl
_
C
odc
V
ddo
C
qdc
+
Ci
oa
d
(8-1)
如果最终电压
Vddi
保持为最初电压
Vddo
的
10%
以内
，
那么开关前的轨电压和开关后的轨电
压的比是
90%
。
所需的片上去耦电容器是
：
C
qdc
=
9
X
Goad
（
8-2
）
式中
，
Vddo
是正常的供电电压
；
K
mi
是开关后的新的供电电压
；
C
odc
是片上去耦电容;
Cioad
是每个充放电周期内平均片上负载电容
。
负载电容在每个周期上的开关对片上去耦电容之比是
“
开关因子
”
。
当所有栅极在每个
周期边缘开关时
，
这个比值决定供电电压起始的电压降
。
根据芯片核平均功率耗散
，
忽略泄漏电流
，
可估算每个充放电周期内的平均负载电
容
。
存储在负载电容上的能量是
：
U
=
-4-Cload
乙
(8-3)
在任何
RC
电路中
，
能量都通过电阻来耗散
，
并转变成为焦耳热
，
它等于存储在电容器中