00195981-03_SM_SWS_DE.pdf - 第51页
3 Funktionsprinzip des SIPLACE Wafer-Systems (SWS) 3.2 Basic-Die-Presentation-Prozess Serviceanleitung SIPLACE Wafer System (SWS) 11/2018 51 3.2.4 Ausstechvorgang Ist das Die über dem Ausstechsystem zentriert, dann kann …
3 Funktionsprinzip des SIPLACE Wafer-Systems (SWS)
3.2 Basic-Die-Presentation-Prozess
50 Serviceanleitung SIPLACE Wafer System (SWS) 11/2018
3.2.2 Die-Attach-Prozess
Für den Die-Attach-Prozess wird die optionale Die-Attach-Unit benötigt.
In diesem Verfahren wird das Die in derselben Oben-Unten-Orientierung bestückt wie es auf der
Waferfolie vorliegt ("face-up"-Bestückung).
Die-Attach ist das klassische etablierte Die-Bestückungsverfahren. Die-Attach erfordert einen zu-
sätzlichen Schritt um die Verbindungen vom Die zur Leiterplatte herzustellen (Drahtanschlüsse).
Abb.30: Schritte des Die-Attach-Prozesses
Die Schritte des Die-Attach-Prozesses:
●
Step 1: Die-Release
●
Step 2: Das Die wird um ca. 130° gedreht und an die Die-Attach-Unit übergeben.
●
Step 3: Die Die-Attach-Unit dreht das Die zur Abholposition und übergibt es an den Bestück-
kopf. Parallel dazu wird von der Flip-Unit das nächste Die abgeholt.
3.2.3 Die-Erkennung und Die-Positionierung
Die Wafer sind grundsätzlich mit einer bestimmten Positions- und Winkeltoleranz auf einer Wafer-
folie befestigt.
Daher ist es nicht möglich das Die ohne Erkennung und Korrektur sicher in der Mitte der Aus-
stecheinheit zu platzieren. Dies ist besonders bei kleinen Dies notwendig um einen einwandfreien
Ausstechvorgang sicherzustellen.
Darüber hinaus kann es notwendig sein nur eine Auswahl an Dies zu verarbeiten. Eine solche Aus-
wahl kann über eine Inkpunkt-Markierung auf "schlechten" Dies oder mit einer zum jeweiligen
Wafer gehörigen Wafer-Map-Datei erfolgen.
Für diesen Verfahrensschritt ist die folgende technische Ausrüstung notwendig:
●
2-Achsen-Wafertisch für die Positionierung
●
Waferkamera-System für die Die- und die optionale Inkpunkt-Erkennung
●
Optionales Wafer-Map-System
3 Funktionsprinzip des SIPLACE Wafer-Systems (SWS)
3.2 Basic-Die-Presentation-Prozess
Serviceanleitung SIPLACE Wafer System (SWS) 11/2018 51
3.2.4 Ausstechvorgang
Ist das Die über dem Ausstechsystem zentriert, dann kann es mit Hilfe von Nadeln von der Wafer-
folie abgelöst und an die Flip-Unit übergeben werden. Während die Nadeln das Die von der Folie
lösen, wird die Waferfolie in Richtung Ausstechsystem gesaugt.
Abb.31: Die-Bereitstellungs-Prozess
Für dieses Verfahren ist die folgende technische Ausrüstung notwendig:
●
Ausstechsystem mit austauschbarem Ausstech-Tool
3.2.5 Pickup-Prozess
Während des Pickup-Prozesses wird das Die an das Tool und an die Pipette der Flip-Unit überge-
ben. Die Flip-Unit übergibt das Die darauf entweder an den Bestückkopf (Flip-Chip-Prozess) oder
an die Die-Attach-Unit (Die-Attach-Prozess).
Die Die-Attach-Unit stellt das Die nach einem weiteren Drehvorgang für den Bestückkopf bereit.
Für diesen Verfahrensschritt ist folgende technische Ausrüstung notwendig:
●
Flip-Unit
●
Die-Attach-Unit (optional)
3 Funktionsprinzip des SIPLACE Wafer-Systems (SWS)
3.2 Basic-Die-Presentation-Prozess
52 Serviceanleitung SIPLACE Wafer System (SWS) 11/2018
3.2.6 Embedded Wafer-Level-Ballgrid-Array (eWLB/WLFO) Prozess
Embedded Wafer-Level-Ballgrid-Array ist eine Verpackungs-Technologie, welche es erlaubt dünne
Bauteile mit hervorragender eklektischer Leistung mit einem Chip-Fan-Out herzustellen. D.h. die
für die Anschlusspads verwendete Fläche ist größer als das eigentliche Silizium um SMD verträgli-
che Abstände der Kontaktierung zu ermöglichen.
Für diesen Prozess werden die Chip-Bauelemente mit der aktiven Fläche nach unten ("face down")
auf einen Träger mit doppelt-klebender Folie bestückt. Nach der Bestückung wird diese Struktur
gemoldet. Nach dem Die-Bond-Prozess des Trägers werden Wafer-Strukturierungs-Prozesse ver-
wendet, um die elektrische Kontaktierung herzustellen. Hierzu wird auch die Moldfläche um das Si-
lizium als Träger für „Leiterbahnen“ verwendet ("fan out"). Anschließend werden die Bauteile getes-
tet, beschriftet und zum Beispiel in Gurte verpackt.
Abb.32: Schritte des Embedded Wafer-Level-Ballgrid-Array Prozesses
1. Das Thermo-Release-Tape auf den Metall-Träger laminieren
2. Die vom Wafer bestücken (Flip Chip), aktive Seite unten auf Thermo-Release-Tape
3. Molding unter Druck; aushärten bei 150°C
4. Release
5. Re-Distribution Layer (RDL)
6. Balling und Vereinzeln
7. Testen, Markieren, Verpacken