00195981-03_SM_SWS_DE.pdf - 第52页
3 Funktionsprinzip des SIPLACE Wafer-Systems (SWS) 3.2 Basic-Die-Presentation-Prozess 52 Serviceanleitung SIPLACE Wafer System (SWS) 11/2018 3.2.6 Embedded Wafer-Level-Ballgrid-Array (eWLB/WLFO) Prozess Embedded Wafer-Le…
3 Funktionsprinzip des SIPLACE Wafer-Systems (SWS)
3.2 Basic-Die-Presentation-Prozess
Serviceanleitung SIPLACE Wafer System (SWS) 11/2018 51
3.2.4 Ausstechvorgang
Ist das Die über dem Ausstechsystem zentriert, dann kann es mit Hilfe von Nadeln von der Wafer-
folie abgelöst und an die Flip-Unit übergeben werden. Während die Nadeln das Die von der Folie
lösen, wird die Waferfolie in Richtung Ausstechsystem gesaugt.
Abb.31: Die-Bereitstellungs-Prozess
Für dieses Verfahren ist die folgende technische Ausrüstung notwendig:
●
Ausstechsystem mit austauschbarem Ausstech-Tool
3.2.5 Pickup-Prozess
Während des Pickup-Prozesses wird das Die an das Tool und an die Pipette der Flip-Unit überge-
ben. Die Flip-Unit übergibt das Die darauf entweder an den Bestückkopf (Flip-Chip-Prozess) oder
an die Die-Attach-Unit (Die-Attach-Prozess).
Die Die-Attach-Unit stellt das Die nach einem weiteren Drehvorgang für den Bestückkopf bereit.
Für diesen Verfahrensschritt ist folgende technische Ausrüstung notwendig:
●
Flip-Unit
●
Die-Attach-Unit (optional)
3 Funktionsprinzip des SIPLACE Wafer-Systems (SWS)
3.2 Basic-Die-Presentation-Prozess
52 Serviceanleitung SIPLACE Wafer System (SWS) 11/2018
3.2.6 Embedded Wafer-Level-Ballgrid-Array (eWLB/WLFO) Prozess
Embedded Wafer-Level-Ballgrid-Array ist eine Verpackungs-Technologie, welche es erlaubt dünne
Bauteile mit hervorragender eklektischer Leistung mit einem Chip-Fan-Out herzustellen. D.h. die
für die Anschlusspads verwendete Fläche ist größer als das eigentliche Silizium um SMD verträgli-
che Abstände der Kontaktierung zu ermöglichen.
Für diesen Prozess werden die Chip-Bauelemente mit der aktiven Fläche nach unten ("face down")
auf einen Träger mit doppelt-klebender Folie bestückt. Nach der Bestückung wird diese Struktur
gemoldet. Nach dem Die-Bond-Prozess des Trägers werden Wafer-Strukturierungs-Prozesse ver-
wendet, um die elektrische Kontaktierung herzustellen. Hierzu wird auch die Moldfläche um das Si-
lizium als Träger für „Leiterbahnen“ verwendet ("fan out"). Anschließend werden die Bauteile getes-
tet, beschriftet und zum Beispiel in Gurte verpackt.
Abb.32: Schritte des Embedded Wafer-Level-Ballgrid-Array Prozesses
1. Das Thermo-Release-Tape auf den Metall-Träger laminieren
2. Die vom Wafer bestücken (Flip Chip), aktive Seite unten auf Thermo-Release-Tape
3. Molding unter Druck; aushärten bei 150°C
4. Release
5. Re-Distribution Layer (RDL)
6. Balling und Vereinzeln
7. Testen, Markieren, Verpacken
3 Funktionsprinzip des SIPLACE Wafer-Systems (SWS)
3.3 Pick und Transferprozess im Detail
Serviceanleitung SIPLACE Wafer System (SWS) 11/2018 53
3.3 Pick und Transferprozess im Detail
3.3.1 Flip Chip Segment 1 (Pipette)
Abb.33: Flip Chip Segment 1 (Pipette)
●
Der Wafer X/Y fährt zum nächsten Chip.
●
Die Flip Chip Dreheinheit Segment 1 dreht zur Übergabeposition "Die Attach".
Während der Drehbewegung (ab der Kamera "free position") wird die Bilderkennung des
nächsten Chips durchgeführt.